01
DFT工程师在芯片设计中的定位与适合人群
DFT即可测试性设计，位于芯片前端设计与后端实现之间，目标是在芯片中植入测试逻辑，使量产阶段能够高效筛出制造缺陷。DFT工程师既要理解RTL功能，也要熟悉物理实现和ATE测试，是连接设计、验证、测试与量产的重要角色。
适合微电子、集成电路、电子工程等专业背景，具备数字电路基础、了解SoC设计流程，并有Scan、ATPG或MBIST项目经验的求职者。社招岗位通常要求能独立负责模块级或芯片级DFT方案，并适应流片节奏。
DFT工程师（可测试性设计）招聘：岗位职责、技能要求与面试问题
面向半导体行业的DFT工程师社招页面，介绍可测试性设计岗位职责、Scan/ATPG/MBIST技能要求、典型项目场景与常见面试问题，适合芯片设计求职者参考。
案例速览DFT工程师
- 求职类型
- 社招
- 岗位方向
- DFT工程师
- 参考重点
- DFT岗位职责与工作流程、Scan/ATPG/MBIST核心技能、DFT工程师常见面试问题
DFT工程师岗位与行业解析
这个岗位需要重点了解什么
结合DFT工程师（可测试性设计）招聘：岗位职责、技能要求与面试问题，了解岗位定位、职责场景、专业技能、招聘要求和面试重点，再结合完整简历进行参考。
02
从Scan插入到向量交付：DFT核心职责与工作流程
DFT工程师的典型流程包括：参与DFT架构规划，完成Scan链插入与压缩配置，集成MBIST和JTAG，检查时钟、复位和测试模式约束，运行ATPG并分析覆盖率，最后生成测试向量并移交ATE团队。
在流片前需要与STA团队清理时序违例，与验证团队确认仿真通过，与后端团队确认物理可实现性。流片后还要支持硅后失效回溯和测试程序调试，形成从设计到量产的闭环。
- 制定DFT方案：评估扫描链数量、压缩比、测试时长和引脚约束
- 执行DFT插入：使用Tessent等工具完成Scan、MBIST、JTAG集成
- 签核与交付：清理DRC和X传播问题，生成ATPG向量并移交ATE
- 硅后支持：分析失效向量，协助测试程序优化和良率提升
03
数字SoC与车规芯片中的DFT项目场景
DFT工程师常面对数字SoC、车规控制芯片、处理器、存储控制器等产品。车规芯片对零缺陷要求高，需要更严格的覆盖率目标和测试功耗控制；大芯片则更关注测试压缩比和测试时间，以降低量产测试成本。
典型场景包括：存储器实例多时需要规划MBIST分组，扫描链长导致测试功耗过高时需要调整链顺序或时钟门控，跨时钟域和复位不确定性会引发X传播问题，需要逐项定位并修复。
- 车规芯片DFT收敛：满足高覆盖率、低功耗和零缺陷要求
- 大SoC测试压缩：平衡压缩比、测试时长和ATE资源
- MBIST集成：覆盖多个存储器实例并验证修复逻辑
- 硅后失效回溯：根据ATE失效数据定位设计或测试问题
04
DFT工程师需要掌握的工具、脚本与专业知识
工具方面，Tessent、DFT Compiler、Tetramax等是常见EDA平台；脚本方面，Tcl和Python用于自动化插链检查、覆盖率分析和向量生成。专业知识包括扫描设计、ATPG故障模型、MBIST算法、JTAG边界扫描、测试压缩和低功耗测试。
此外，理解时序约束、复位策略、时钟域交叉和X传播机制，能帮助DFT工程师快速定位问题。熟悉ATE测试流程和硅后调试方法，也会提升向量交付和量产支持效率。
- EDA工具：Tessent、DFT Compiler、Tetramax、VCS等
- 脚本语言：Tcl、Python、Shell，用于流程自动化
- 测试方法：Scan、ATPG、MBIST、JTAG、BIST
- 设计知识：时钟复位、跨时钟域、低功耗设计、时序约束
05
招聘方如何判断DFT候选人是否匹配
招聘方通常关注候选人是否完整参与过流片项目，是否独立负责过Scan插入、ATPG生成和向量交付。项目数量、芯片规模、工艺节点和覆盖率指标是常见参考，但更看重问题定位能力和跨团队协作经验。
任职要求一般包括：微电子或相关专业本科以上，3年以上DFT经验，熟悉Tessent等工具，掌握Tcl/Python脚本，理解数字设计流程。有车规芯片、先进工艺或硅后调试经验者更具竞争力。
- 是否具备从DFT方案到向量交付的完整项目经验
- 能否独立解决DRC、X传播、测试功耗等复杂问题
- 是否熟悉与前端、后端、STA、ATE团队的协作流程
- 脚本自动化能力和技术分享意识是加分项
06
DFT工程师常见面试问题与回答思路
下面整理了DFT工程师岗位求职中常见的搜索问题，方便快速了解职责、业务场景、技能要求和面试关注点。
求职者提问
Scan链插入时需要注意哪些约束？
Q
A
简历顾问回答
需要关注时钟、复位、测试模式使能、扫描使能和跨时钟域约束，确保扫描链在测试模式下可正常移位和捕获。
求职者提问
ATPG覆盖率上不去，你会怎么排查？
Q
A
简历顾问回答
先分析未覆盖故障类型，检查是否存在不可测点、X传播、时钟或复位约束问题，再考虑插入测试点或调整压缩配置。
求职者提问
MBIST和Scan有什么区别？
Q
A
简历顾问回答
MBIST针对存储器内建自测试，Scan针对逻辑电路，两者测试对象和故障模型不同，通常需要协同集成。
求职者提问
测试功耗过高会带来什么风险？
Q
A
简历顾问回答
可能导致IR drop、过流或测试失效，需要通过扫描链重排、时钟门控、低功耗测试模式等方式优化。
求职者提问
如何与后端团队协作解决DFT DRC？
Q
A
简历顾问回答
明确DRC类型，结合物理约束和时序报告定位原因，推动前端或后端修改，并回归验证直到签核通过。
求职者提问
面试通常围绕DFT基础、项目经验和问题排查展开。以下问题接近真实面试场景，回答时结合通用知识即可。
Q
07
DFT流程自动化与脚本开发实践
DFT工作重复性高，插链检查、覆盖率分析、向量生成和版本管理都适合脚本化。Tcl常用于EDA工具流程控制，Python适合数据处理和报告生成，Shell可用于任务调度。
自动化能减少人为错误，缩短迭代周期。例如自动检查扫描链连接、统计覆盖率趋势、对比向量版本，都能帮助团队在流片前快速收敛。
- 插链检查脚本：自动识别悬空、短路和约束违例
- 覆盖率分析脚本：汇总故障覆盖率并定位难测点
- 向量生成与版本管理：记录覆盖率、功耗和向量版本
- 流程集成：与CI系统结合，实现回归测试自动化
08
DFT工程师的职业发展与行业趋势
DFT工程师可向资深DFT专家、DFT架构师或芯片测试负责人方向发展，也可横向拓展到DFT验证、硅后调试、良率分析和EDA工具支持。随着先进工艺和车规芯片需求增长，DFT在芯片量产中的重要性持续提升。
行业趋势包括：测试压缩比要求更高、低功耗测试更受重视、MBIST和JTAG集成更复杂、硅后数据分析与机器学习结合。持续学习先进工艺DFT规则和开源EDA工具，有助于保持竞争力。
- 技术路线：DFT工程师→资深DFT→DFT架构师
- 横向方向：DFT验证、硅后调试、良率分析、EDA支持
- 行业变化：先进工艺、车规芯片、Chiplet带来新测试挑战
- 学习建议：关注Tessent新特性、低功耗测试和开源DFT工具